onerror {resume}
quietly WaveActivateNextPane {} 0
add wave -noupdate -format Logic :i2cmasterdemotestbench:sclk
add wave -noupdate -format Logic :i2cmasterdemotestbench:sfpga_clk
add wave -noupdate -format Logic :i2cmasterdemotestbench:si2c_clk
add wave -noupdate -format Logic :i2cmasterdemotestbench:si2c_data
add wave -noupdate -format Literal :i2cmasterdemotestbench:ssw
add wave -noupdate -divider {New Divider}
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:clk_clk_div
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_0_clkinv_4075
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_0_cyinit_4108
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_0_cymuxg_4089
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_0_cyself_4099
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_0_cyselg_4078
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_0_dxmux_4112
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_0_dymux_4092
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_0_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_0_logic_one_4109
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_0_logic_zero_4087
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_0_srinv_4076
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_0_xorf_4110
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_0_xorg_4090
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_2_clkinv_4125
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_2_cyand_4141
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_2_cyinit_4161
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_2_cymuxf2_4138
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_2_cymuxfast_4142
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_2_cymuxg2_4139
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_2_cyself_4143
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_2_cyselg_4128
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_2_dxmux_4164
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_2_dymux_4147
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_2_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_2_fastcarry_4140
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_2_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_2_logic_zero_4137
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_2_srinv_4126
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_2_xorf_4162
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_2_xorg_4145
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_4_clkinv_4177
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_4_cyand_4193
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_4_cyinit_4213
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_4_cymuxf2_4190
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_4_cymuxfast_4194
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_4_cymuxg2_4191
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_4_cyself_4195
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_4_cyselg_4180
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_4_dxmux_4216
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_4_dymux_4199
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_4_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_4_fastcarry_4192
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_4_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_4_logic_zero_4189
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_4_srinv_4178
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_4_xorf_4214
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_4_xorg_4197
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_6_clkinv_4228
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_6_cyinit_4257
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_6_cyself_4248
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_6_dxmux_4261
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_6_dymux_4242
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_6_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_6_logic_zero_4258
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_6_srinv_4229
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_6_xorf_4259
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_6_xorg_4240
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_clk_div_7_rt_4237
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_mcount_clk_div_cy_0_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_mcount_clk_div_cy_1_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_mcount_clk_div_cy_2_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_mcount_clk_div_cy_3_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_mcount_clk_div_cy_4_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_mcount_clk_div_cy_6_q
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:clk_mcount_clk_div_lut
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_si2c_clk_2397
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_si2c_clk_ceinv_8234
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_si2c_clk_clkinv_8235
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_si2c_clk_cmp_eq0000
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_si2c_clk_cmp_eq0000_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_si2c_clk_cmp_eq00007_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_si2c_clk_cmp_eq00007_7990
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_si2c_clk_cmp_eq000016_2594
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_si2c_clk_cmp_eq000016_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:clk_si2c_clk_dymux_8237
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:fpga_clk
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:fpga_clk_bufgp
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:fpga_clk_bufgp_bufg_i0_inv
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:fpga_clk_bufgp_bufg_s_invnot
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:fpga_clk_inbuf
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:global_logic0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:global_logic1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:gnd
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:i2c_clk
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:i2c_clk_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:i2c_data
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:i2c_data_inbuf
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:i2c_data_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:i2c_data_t
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n12
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n12_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n13
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n13_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n20
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n20_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n21
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n21_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n31
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n31_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n33
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n33_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n40
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n40_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n43
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n43_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n45
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n45_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n51
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n51_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n56
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n56_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n62
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n62_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n71
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n71_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n73
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n73_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n76
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n76_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n81
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n81_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n83
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n83_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n89
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n90
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n97
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n97_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n102
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n102_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n108
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n108_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n121
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n121_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n127
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n127_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n128
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n128_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n134
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n134_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n136
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n136_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n138
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n138_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n142
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n142_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n149
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n150
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n151
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n152
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n153
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n154
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n155
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n156
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n157
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n158
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n159
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n160
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n161
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n162
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n163
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n164
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n165
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n166
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n167
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n168
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n169
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n170
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n171
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n172
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n173
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n174
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n175
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:n176
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:sw
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:sw_0_ibuf_2375
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:sw_0_inbuf
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:sw_1_ibuf_2376
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:sw_1_inbuf
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:sw_2_ibuf_2377
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:sw_2_inbuf
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:sw_3_ibuf_2378
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:sw_3_inbuf
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_ack_count
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_0_clkinv_5773
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_0_dxmux_5790
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_0_srinv_5774
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_3_clkinv_7328
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_3_dxmux_7347
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_3_dymux_7336
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_5_clkinv_7362
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_5_dxmux_7381
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_5_dymux_7370
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_6_clkinv_5458
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_6_dxmux_5473
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_7_clkinv_7294
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_7_dxmux_7313
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_7_dymux_7302
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_9_clkinv_7396
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_9_dxmux_7415
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_9_dymux_7404
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_11_clkinv_7260
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_11_dxmux_7279
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_11_dymux_7268
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_11_rt_3486
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_and0025
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_and0025_0
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_ack_count_mux0000
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_mux0000_0_23_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_mux0000_0_23_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_mux0000_0_39_5372
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_mux0000_0_56_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_mux0000_0_56_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_mux0000_0_73
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_mux0000_10_212_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_mux0000_10_212_o_pack_1
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_ack_count_share0000
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_0_cyinit_3318
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_0_cymuxg_3304
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_0_cyself_3309
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_0_cyselg_3293
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_0_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_0_logic_one_3319
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_0_logic_zero_3302
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_0_xorf_3320
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_0_xorg_3305
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_2_cyand_3342
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_2_cyinit_3357
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_2_cymuxf2_3339
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_2_cymuxfast_3343
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_2_cymuxg2_3340
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_2_cyself_3344
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_2_cyselg_3329
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_2_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_2_fastcarry_3341
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_2_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_2_logic_zero_3338
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_2_xorf_3358
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_2_xorg_3346
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_4_cyand_3380
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_4_cyinit_3395
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_4_cymuxf2_3377
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_4_cymuxfast_3381
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_4_cymuxg2_3378
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_4_cyself_3382
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_4_cyselg_3367
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_4_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_4_fastcarry_3379
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_4_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_4_logic_zero_3376
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_4_xorf_3396
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_4_xorg_3384
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_6_cyand_3418
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_6_cyinit_3433
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_6_cymuxf2_3415
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_6_cymuxfast_3419
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_6_cymuxg2_3416
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_6_cyself_3420
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_6_cyselg_3405
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_6_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_6_fastcarry_3417
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_6_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_6_logic_zero_3414
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_6_xorf_3434
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_6_xorg_3422
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_8_cyand_3456
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_8_cyinit_3471
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_8_cymuxf2_3453
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_8_cymuxfast_3457
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_8_cymuxg2_3454
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_8_cyself_3458
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_8_cyselg_3443
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_8_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_8_fastcarry_3455
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_8_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_8_logic_zero_3452
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_8_xorf_3472
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_8_xorg_3460
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_10_cyinit_3501
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_10_cyself_3492
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_10_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_10_logic_zero_3502
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_10_xorf_3503
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_ack_count_share0000_10_xorg_3489
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_clkedge
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_clkedge_1_clkinv_8325
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_clkedge_1_dxmux_8332
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_clkedge_1_dymux_8327
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_clkfallingedge_2384
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_clkfallingedge_clkinv_8520
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_clkfallingedge_dymux_8523
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_clkfallingedge_not0001
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_clkfallingedge_srinv_8521
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_clkrisingedge_2422
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_clkrisingedge_and00001
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_clkrisingedge_clkinv_7076
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_clkrisingedge_dymux_7087
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_clkrisingedge_srinv_7077
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_counter
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_0_clkinv_8101
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_0_dxmux_8117
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_0_srinv_8102
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_1_bxinv_4967
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_1_clkinv_4959
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_1_dxmux_4977
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_1_f5mux_4975
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_2_bxinv_4937
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_2_clkinv_4930
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_2_dxmux_4946
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_2_f5mux_4944
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_3_bxinv_4906
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_3_clkinv_4898
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_3_dxmux_4915
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_3_f5mux_4913
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_4_bxinv_4875
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_4_clkinv_4868
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_4_dxmux_4884
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_4_f5mux_4882
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_mux0000_4_1_sw0_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_mux0000_4_1_sw0_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_mux0000_4_11
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_counter_mux0000_4_24_8114
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_delay_count
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_0_clkinv_7097
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_0_dymux_7108
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_0_srinv_7098
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_2_rt_3197
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_3_clkinv_7158
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_3_dxmux_7177
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_3_dymux_7166
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_4_rt
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_5_clkinv_7192
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_5_dxmux_7211
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_5_dymux_7200
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_7_clkinv_7226
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_7_dxmux_7245
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_7_dymux_7234
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_8_clkinv_7124
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_8_dxmux_7143
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_8_dymux_7132
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_8_rt_3261
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_9_clkinv_6230
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_9_dxmux_6247
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_11_clkinv_6715
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_11_dxmux_6734
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_11_dymux_6723
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_13_clkinv_6749
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_13_dxmux_6768
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_13_dymux_6757
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_15_clkinv_6783
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_15_dxmux_6802
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_15_dymux_6791
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_15_rt_3960
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_and0000
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_and0000_0
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_delay_count_mux0000
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_mux0000_0_0_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_mux0000_0_0_8493
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_mux0000_0_6_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_mux0000_0_6_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_mux0000_0_18_6653
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_mux0000_0_25
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_mux0000_0_117_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_mux0000_0_117_6677
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_mux0000_0_122_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_mux0000_0_122_8585
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_mux0000_0_146_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_mux0000_0_146_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_mux0000_0_181_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_mux0000_0_181_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_mux0000_11_1_sw1_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_mux0000_11_1_sw1_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_or0000
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_or0000_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_or0001
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_or0001_0
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_delay_count_share0000
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_0_cyinit_3716
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_0_cymuxg_3702
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_0_cyself_3707
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_0_cyselg_3691
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_0_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_0_logic_one_3717
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_0_logic_zero_3700
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_0_xorf_3718
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_0_xorg_3703
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_2_cyand_3740
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_2_cyinit_3755
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_2_cymuxf2_3737
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_2_cymuxfast_3741
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_2_cymuxg2_3738
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_2_cyself_3742
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_2_cyselg_3727
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_2_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_2_fastcarry_3739
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_2_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_2_logic_zero_3736
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_2_xorf_3756
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_2_xorg_3744
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_4_cyand_3778
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_4_cyinit_3793
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_4_cymuxf2_3775
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_4_cymuxfast_3779
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_4_cymuxg2_3776
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_4_cyself_3780
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_4_cyselg_3765
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_4_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_4_fastcarry_3777
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_4_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_4_logic_zero_3774
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_4_xorf_3794
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_4_xorg_3782
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_6_cyand_3816
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_6_cyinit_3831
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_6_cymuxf2_3813
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_6_cymuxfast_3817
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_6_cymuxg2_3814
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_6_cyself_3818
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_6_cyselg_3803
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_6_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_6_fastcarry_3815
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_6_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_6_logic_zero_3812
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_6_xorf_3832
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_6_xorg_3820
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_8_cyand_3854
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_8_cyinit_3869
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_8_cymuxf2_3851
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_8_cymuxfast_3855
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_8_cymuxg2_3852
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_8_cyself_3856
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_8_cyselg_3841
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_8_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_8_fastcarry_3853
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_8_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_8_logic_zero_3850
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_8_xorf_3870
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_8_xorg_3858
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_10_cyand_3892
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_10_cyinit_3907
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_10_cymuxf2_3889
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_10_cymuxfast_3893
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_10_cymuxg2_3890
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_10_cyself_3894
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_10_cyselg_3879
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_10_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_10_fastcarry_3891
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_10_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_10_logic_zero_3888
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_10_xorf_3908
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_10_xorg_3896
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_12_cyand_3930
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_12_cyinit_3945
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_12_cymuxf2_3927
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_12_cymuxfast_3931
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_12_cymuxg2_3928
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_12_cyself_3932
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_12_cyselg_3917
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_12_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_12_fastcarry_3929
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_12_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_12_logic_zero_3926
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_12_xorf_3946
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_12_xorg_3934
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_14_cyinit_3975
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_14_cyself_3966
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_14_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_14_logic_zero_3976
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_14_xorf_3977
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_delay_count_share0000_14_xorg_3963
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_2373
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_clkinv_5608
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_dxmux_5625
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux000011_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux000011_5099
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux000011_sw0_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux000011_sw0_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux00012_sw0_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux00012_sw0_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux000058_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux000058_7863
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux000061
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux000082_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux000082_8357
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux0000127_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux0000127_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux0000143_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux0000143_8005
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux0000148_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux0000148_8030
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux0000194_sw0_sw2_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux0000194_sw0_sw2_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux0000224
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux0000611_sw0_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_mux0000611_sw0_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_dir_srinv_5609
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_in_i2c
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_ack_count_share0000_cy_0_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_ack_count_share0000_cy_1_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_ack_count_share0000_cy_2_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_ack_count_share0000_cy_3_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_ack_count_share0000_cy_4_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_ack_count_share0000_cy_5_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_ack_count_share0000_cy_6_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_ack_count_share0000_cy_7_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_ack_count_share0000_cy_8_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_ack_count_share0000_cy_10_q
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_madd_ack_count_share0000_lut
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_madd_counter_addsub0000_cy
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_counter_addsub0000_cy_2_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_delay_count_share0000_cy_0_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_delay_count_share0000_cy_1_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_delay_count_share0000_cy_2_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_delay_count_share0000_cy_3_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_delay_count_share0000_cy_4_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_delay_count_share0000_cy_5_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_delay_count_share0000_cy_6_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_delay_count_share0000_cy_7_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_delay_count_share0000_cy_8_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_delay_count_share0000_cy_9_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_delay_count_share0000_cy_10_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_delay_count_share0000_cy_11_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_delay_count_share0000_cy_12_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_madd_delay_count_share0000_cy_14_q
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_madd_delay_count_share0000_lut
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_madd_writecount_share0000_cy
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_madd_writecount_share0000_lut
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_0_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_1_cyinit_3207
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_1_cymuxg_3195
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_1_cyself_3198
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_1_cyselg_3185
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_1_logic_one_3193
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_1_logic_zero_3208
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_3_cyand_3228
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_3_cymuxf2_3225
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_3_cymuxfast_3229
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_3_cymuxg2_3226
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_3_cyself_3230
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_3_cyselg_3215
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_3_fastcarry_3227
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_3_logic_one_3224
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_3_logic_zero_3239
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_5_cyand_3258
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_5_cymuxf2_3255
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_5_cymuxfast_3259
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_5_cymuxg2_3256
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_5_cyself_3260
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_5_cyselg_3248
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_5_fastcarry_3257
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_5_logic_one_3254
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_5_logic_zero_3270
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_6_cyinit_3284
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_6_cyself_3277
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_6_logic_one_3285
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_cy_6_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_lut_1_q_3184
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_lut_2_q_3231
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_lut_3_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_lut_5_q_3247
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_delay_count_cmp_lt0000_lut_6_q_3276
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_0_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_0_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_1_1_cyinit_3533
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_1_1_cymuxg_3524
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_1_1_cyself_3527
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_1_1_cyselg_3514
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_1_1_logic_one_3522
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_1_1_logic_zero_3534
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_1_cyinit_4007
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_1_cymuxg_3995
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_1_cyself_3998
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_1_cyselg_3985
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_1_logic_one_3993
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_1_logic_zero_4008
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_3_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_3_1_cyand_3556
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_3_1_cymuxf2_3553
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_3_1_cymuxfast_3557
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_3_1_cymuxg2_3554
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_3_1_cyself_3558
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_3_1_cyselg_3544
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_3_1_fastcarry_3555
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_3_1_logic_zero_3552
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_3_cyand_4027
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_3_cymuxf2_4024
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_3_cymuxfast_4028
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_3_cymuxg2_4025
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_3_cyself_4029
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_3_cyselg_4016
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_3_fastcarry_4026
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_3_logic_one_4023
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_3_logic_zero_4039
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_cy_4_q
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_lut
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_lut_0_1_3526
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_lut_1_1_3513
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_lut_2_1_3559
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0000_lut_3_1_3543
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_0_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_0_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_1_1_cyinit_4294
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_1_1_cymuxg_4283
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_1_1_cyself_4286
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_1_1_cyselg_4272
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_1_1_logic_one_4281
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_1_1_logic_zero_4295
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_1_cyinit_4416
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_1_cymuxg_4406
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_1_cyself_4409
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_1_cyselg_4396
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_1_logic_one_4404
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_1_logic_zero_4417
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_3_1_cyand_4314
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_3_1_cymuxf2_4311
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_3_1_cymuxfast_4315
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_3_1_cymuxg2_4312
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_3_1_cyself_4316
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_3_1_cyselg_4302
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_3_1_fastcarry_4313
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_3_1_logic_one_4310
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_3_1_logic_zero_4326
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_3_cyand_4436
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_3_cymuxf2_4433
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_3_cymuxfast_4437
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_3_cymuxg2_4434
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_3_cyself_4438
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_3_cyselg_4423
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_3_fastcarry_4435
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_3_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_3_logic_one_4432
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_3_logic_zero_4448
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_5_1_cyand_4345
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_5_1_cymuxf2_4342
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_5_1_cymuxfast_4346
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_5_1_cymuxg2_4343
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_5_1_cyself_4347
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_5_1_cyselg_4333
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_5_1_fastcarry_4344
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_5_1_logic_one_4341
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_5_1_logic_zero_4357
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_5_cyand_4470
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_5_cymuxf2_4467
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_5_cymuxfast_4471
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_5_cymuxg2_4468
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_5_cyself_4472
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_5_cyselg_4459
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_5_fastcarry_4469
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_5_logic_zero_4466
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_5_q
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_7_cyand_4379
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_7_cymuxf2_4376
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_7_cymuxfast_4380
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_7_cymuxg2_4377
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_7_cyself_4381
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_7_cyselg_4366
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_7_fastcarry_4378
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_7_logic_zero_4375
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_cy_7_q
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_lut
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_lut_0_1_4285
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_lut_2_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_lut_4_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mcompar_nstate_cmp_gt0002_lut_5_1_4332
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_2385
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_ceinv_5186
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_clkinv_5187
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_cmp_eq0000
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_cmp_eq0000_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_cmp_eq0003_2442
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_cmp_eq0003_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_dxmux_5202
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_mux0000
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_mux000011_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_mux000011_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_mux000022_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_mux000022_5051
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_mux000031_sw0_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_mux000031_sw0_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_mux000037
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_mux000037_bxinv_4559
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_mux000037_f5mux_4566
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_mux000065_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_mux000065_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_mux000078_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_mux000078_7839
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_mux000088_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_mux000088_5123
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not0001
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not0001_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not000137_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not000137_5498
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not000137_sw0_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not000137_sw0_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not000155_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not000155_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not000178
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not000178_bxinv_4721
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not000178_f5mux_4728
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not000185_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not000185_5570
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not0001134_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not0001134_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not0001137_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not0001137_6137
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not0001162_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not0001162_7798
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not0001176_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtridata_in_i2c_not0001176_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtrien_in_i2c_2413
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtrien_in_i2c_bxinv_4784
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtrien_in_i2c_ceinv_4776
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtrien_in_i2c_clkinv_4777
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtrien_in_i2c_dxmux_4793
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtrien_in_i2c_f5mux_4791
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtrien_in_i2c_mux000012_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtrien_in_i2c_mux000012_5675
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtrien_in_i2c_mux000024_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtrien_in_i2c_mux000024_5729
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtrien_in_i2c_mux000062_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtrien_in_i2c_mux000062_8409
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtrien_in_i2c_mux0000210_sw0_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_mtrien_in_i2c_mux0000210_sw0_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n0_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n3
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n3_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n4
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n4_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n11
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n11_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n12
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n12_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n13
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n13_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n14
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n14_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n15
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n15_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n26
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n26_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n27
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n27_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n31
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n31_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n32
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n32_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n35
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n35_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n38
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n38_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n41
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n41_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n42
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n42_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n45
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n45_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n53
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n53_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n53_cyinit_4065
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n53_cyself_4059
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n53_logic_zero_4066
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n55
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n55_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n60
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n60_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n62
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n62_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n64
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n64_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n67
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n67_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n68
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n68_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n70
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n70_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n72
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n72_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n121
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n121_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n211
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n211_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n320_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n320_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n327_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n327_7978
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n331
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n331_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n332
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n332_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n349_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n349_5864
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n351
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n351_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n362_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n362_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n392_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n392_5888
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n392_sw0_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n392_sw0_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n3106_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n3106_5228
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n3106_sw0_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n3106_sw0_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n3157_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n3157_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n3178_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_n3178_5276
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_cmp_eq0000_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_cmp_eq0000_6272
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_cmp_eq0000_sw0_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_cmp_eq0000_sw0_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_cmp_eq0001
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_cmp_eq0001_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_cmp_eq0005
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_cmp_eq0005_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_cmp_eq0006
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_cmp_eq0006_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_cmp_eq0008
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_cmp_eq0008_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_cmp_eq0010
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_cmp_eq0010_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_cmp_eq0011
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_cmp_eq0011_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd1_2398
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd1_bxinv_4843
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd1_clkinv_4834
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd1_dxmux_4852
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd1_f5mux_4850
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd1_srinv_4835
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd2_2393
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd2_bxinv_4750
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd2_clkinv_4741
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd2_dxmux_4759
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd2_f5mux_4757
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd2_srinv_4742
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd3_2392
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd3_clkinv_8277
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd3_dxmux_8292
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd3_in_8289
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd4_2394
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd4_clkinv_6576
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd4_dxmux_6594
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd4_in0_8393
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd4_in37
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd4_in37_bxinv_4997
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd4_in37_f5mux_5004
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd4_in77_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd4_in77_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd4_in79
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_nstate_ffd4_srinv_6577
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2c
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_2380
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_clkinv_6610
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_dxmux_6627
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux00002
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux00002_bxinv_4671
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux00002_f5mux_4678
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux00002_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux000017_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux000017_8220
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux000020
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux000020_bxinv_4695
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux000020_f5mux_4703
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux000021_4676
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux000055_8561
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux000071_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux000071_5522
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux000081_sw0_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux000081_sw0_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux000083_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux000083_7918
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000115
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000115_bxinv_4814
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000115_f5mux_4821
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000142_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000142_8477
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000145_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000145_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000186_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000186_6185
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000210_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000210_8468
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000213_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000213_6113
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000237_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000237_6161
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000237_sw0_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000237_sw0_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000270_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000270_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_mux0000296
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_out_i2cclk_srinv_6611
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_prevclk_2583
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_prevclk_clkinv_7050
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_prevclk_dymux_7059
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_prevclk_mux0000
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_pstate
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_pstate_2_bxinv_4617
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_pstate_2_clkinv_4610
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_pstate_2_dxmux_4626
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_pstate_2_f5mux_4624
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_pstate_3_bxinv_4586
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_pstate_3_clkinv_4579
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_pstate_3_dxmux_4595
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_pstate_3_f5mux_4593
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_pstate_mux0000_5_1110_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_pstate_mux0000_5_1110_8055
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_pstate_mux0000_5_1111_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_pstate_mux0000_5_1111_7822
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_pstate_mux0000_5_1143
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_pstate_mux0000_5_1143_bxinv_4645
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_pstate_mux0000_5_1143_f5mux_4653
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_pstate_mux0000_5_1180_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_pstate_mux0000_5_1180_5348
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_shiftreg
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_0_clkinv_6816
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_0_dymux_6825
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_0_srinv_6817
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_1_clkinv_6286
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_1_dxmux_6303
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_1_srinv_6287
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_2_clkinv_6047
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_2_dxmux_6063
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_2_srinv_6048
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_3_clkinv_6849
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_3_dymux_6858
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_3_srinv_6850
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_4_clkinv_6200
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_4_dxmux_6216
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_4_srinv_6201
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_5_clkinv_6391
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_5_dxmux_6408
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_5_srinv_6392
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_6_clkinv_6883
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_6_dymux_6892
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_6_srinv_6884
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_7_clkinv_6473
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_7_dxmux_6489
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_7_srinv_6474
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_and0000
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_and0000_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0000
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0000_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_cyand_3675
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_cymuxf2_3672
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_cymuxfast_3676
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_cymuxg2_3673
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_cyself_3677
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_cyselg_3665
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_fastcarry_3674
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_logic_zero_3671
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq00001_sw0_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq00001_sw0_o_pack_1
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_1_cyinit_3593
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_1_cymuxg_3583
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_1_cyself_3586
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_1_cyselg_3575
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_1_logic_zero_3581
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_3_cyand_3615
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_3_cymuxf2_3612
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_3_cymuxfast_3616
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_3_cymuxg2_3613
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_3_cyself_3617
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_3_cyselg_3605
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_3_fastcarry_3614
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_3_logic_zero_3611
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_5_cyand_3645
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_5_cymuxf2_3642
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_5_cymuxfast_3646
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_5_cymuxg2_3643
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_5_cyself_3647
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_5_cyselg_3635
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_5_fastcarry_3644
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_cy_5_logic_zero_3641
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0001_wg_lut
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0002
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq0002_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq00031_sw1_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_cmp_eq00031_sw1_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_5_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_5_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_8_6329
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_23
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_25_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_25_5651
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_110_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_110_5936
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_110_sw1_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_110_sw1_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_113_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_113_5984
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_116_2483
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_116_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_216_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_216_6008
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_223_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_223_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_240_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_240_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_1311_sw0_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_1311_sw0_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_1311_sw3_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_1311_sw3_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_1311_sw5_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_0_1311_sw5_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_1_1_6300
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_1_sw0_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_1_sw0_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_2_0_6836
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_2_3_2452
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_2_3_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_2_11
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_3_5_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_3_5_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_3_8_6377
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_3_23
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_4_0_6869
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_4_3_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_4_3_6353
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_4_11
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_5_1_6405
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_5_sw0_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_5_sw0_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_6_3_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_6_3_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_6_5_6458
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_6_18
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_7_1_6486
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_7_sw0_sw0_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_mux0000_7_sw0_sw0_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_or0000
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_or0000_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_or00002_sw0_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_or00002_sw0_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_or000012_o
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_or000012_o_pack_1
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_or000017_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_or000017_5912
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_or000032_0
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_shiftreg_or000032_8038
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_writecount
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_1_clkinv_6916
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_1_dxmux_6935
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_1_dymux_6924
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_3_clkinv_6950
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_3_dxmux_6969
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_3_dymux_6958
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_5_clkinv_6984
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_5_dxmux_7003
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_5_dymux_6992
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_7_clkinv_7018
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_7_dxmux_7037
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_7_dymux_7026
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_8_clkinv_5689
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_8_dxmux_5704
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_9_clkinv_5743
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_9_dxmux_5758
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_11_clkinv_7430
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_11_dxmux_7449
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_11_dymux_7438
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_13_clkinv_7464
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_13_dxmux_7483
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_13_dymux_7472
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_15_clkinv_7532
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_15_dxmux_7551
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_15_dymux_7540
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_17_clkinv_7618
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_17_dxmux_7637
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_17_dymux_7626
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_19_clkinv_7686
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_19_dxmux_7705
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_19_dymux_7694
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_21_clkinv_7498
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_21_dxmux_7517
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_21_dymux_7506
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_23_clkinv_7566
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_23_dxmux_7585
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_23_dymux_7574
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_25_clkinv_7652
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_25_dxmux_7671
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_25_dymux_7660
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_27_clkinv_7720
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_27_dxmux_7739
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_27_dymux_7728
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_29_clkinv_7754
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_29_dxmux_7773
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_29_dymux_7762
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_30_clkinv_7595
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_30_dymux_7603
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_30_rt_3174
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_writecount_mux0000
add wave -noupdate -format Literal :i2cmasterdemotestbench:uut:uut_writecount_share0000
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_0_cyinit_2628
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_0_cymuxg_2614
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_0_cyself_2619
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_0_cyselg_2603
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_0_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_0_logic_one_2629
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_0_logic_zero_2612
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_0_xorf_2630
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_0_xorg_2615
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_2_cyand_2652
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_2_cyinit_2667
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_2_cymuxf2_2649
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_2_cymuxfast_2653
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_2_cymuxg2_2650
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_2_cyself_2654
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_2_cyselg_2639
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_2_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_2_fastcarry_2651
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_2_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_2_logic_zero_2648
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_2_xorf_2668
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_2_xorg_2656
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_4_cyand_2690
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_4_cyinit_2705
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_4_cymuxf2_2687
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_4_cymuxfast_2691
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_4_cymuxg2_2688
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_4_cyself_2692
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_4_cyselg_2677
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_4_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_4_fastcarry_2689
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_4_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_4_logic_zero_2686
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_4_xorf_2706
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_4_xorg_2694
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_6_cyand_2728
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_6_cyinit_2743
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_6_cymuxf2_2725
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_6_cymuxfast_2729
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_6_cymuxg2_2726
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_6_cyself_2730
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_6_cyselg_2715
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_6_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_6_fastcarry_2727
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_6_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_6_logic_zero_2724
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_6_xorf_2744
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_6_xorg_2732
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_8_cyand_2766
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_8_cyinit_2781
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_8_cymuxf2_2763
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_8_cymuxfast_2767
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_8_cymuxg2_2764
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_8_cyself_2768
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_8_cyselg_2753
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_8_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_8_fastcarry_2765
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_8_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_8_logic_zero_2762
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_8_xorf_2782
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_8_xorg_2770
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_10_cyand_2804
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_10_cyinit_2819
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_10_cymuxf2_2801
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_10_cymuxfast_2805
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_10_cymuxg2_2802
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_10_cyself_2806
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_10_cyselg_2791
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_10_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_10_fastcarry_2803
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_10_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_10_logic_zero_2800
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_10_xorf_2820
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_10_xorg_2808
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_12_cyand_2842
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_12_cyinit_2857
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_12_cymuxf2_2839
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_12_cymuxfast_2843
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_12_cymuxg2_2840
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_12_cyself_2844
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_12_cyselg_2829
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_12_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_12_fastcarry_2841
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_12_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_12_logic_zero_2838
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_12_xorf_2858
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_12_xorg_2846
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_14_cyand_2880
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_14_cyinit_2895
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_14_cymuxf2_2877
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_14_cymuxfast_2881
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_14_cymuxg2_2878
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_14_cyself_2882
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_14_cyselg_2867
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_14_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_14_fastcarry_2879
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_14_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_14_logic_zero_2876
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_14_xorf_2896
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_14_xorg_2884
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_16_cyand_2918
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_16_cyinit_2933
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_16_cymuxf2_2915
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_16_cymuxfast_2919
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_16_cymuxg2_2916
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_16_cyself_2920
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_16_cyselg_2905
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_16_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_16_fastcarry_2917
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_16_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_16_logic_zero_2914
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_16_xorf_2934
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_16_xorg_2922
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_18_cyand_2956
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_18_cyinit_2971
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_18_cymuxf2_2953
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_18_cymuxfast_2957
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_18_cymuxg2_2954
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_18_cyself_2958
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_18_cyselg_2943
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_18_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_18_fastcarry_2955
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_18_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_18_logic_zero_2952
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_18_xorf_2972
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_18_xorg_2960
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_20_cyand_2994
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_20_cyinit_3009
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_20_cymuxf2_2991
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_20_cymuxfast_2995
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_20_cymuxg2_2992
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_20_cyself_2996
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_20_cyselg_2981
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_20_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_20_fastcarry_2993
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_20_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_20_logic_zero_2990
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_20_xorf_3010
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_20_xorg_2998
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_22_cyand_3032
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_22_cyinit_3047
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_22_cymuxf2_3029
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_22_cymuxfast_3033
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_22_cymuxg2_3030
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_22_cyself_3034
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_22_cyselg_3019
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_22_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_22_fastcarry_3031
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_22_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_22_logic_zero_3028
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_22_xorf_3048
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_22_xorg_3036
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_24_cyand_3070
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_24_cyinit_3085
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_24_cymuxf2_3067
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_24_cymuxfast_3071
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_24_cymuxg2_3068
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_24_cyself_3072
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_24_cyselg_3057
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_24_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_24_fastcarry_3069
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_24_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_24_logic_zero_3066
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_24_xorf_3086
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_24_xorg_3074
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_26_cyand_3108
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_26_cyinit_3123
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_26_cymuxf2_3105
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_26_cymuxfast_3109
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_26_cymuxg2_3106
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_26_cyself_3110
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_26_cyselg_3095
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_26_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_26_fastcarry_3107
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_26_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_26_logic_zero_3104
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_26_xorf_3124
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_26_xorg_3112
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_28_cyand_3146
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_28_cyinit_3161
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_28_cymuxf2_3143
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_28_cymuxfast_3147
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_28_cymuxg2_3144
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_28_cyself_3148
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_28_cyselg_3133
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_28_f
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_28_fastcarry_3145
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_28_g
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_28_logic_zero_3142
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_28_xorf_3162
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_28_xorg_3150
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_30_cyinit_3176
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:uut_writecount_share0000_30_xorf_3177
add wave -noupdate -format Logic :i2cmasterdemotestbench:uut:vcc
TreeUpdate [SetDefaultTree]
WaveRestoreCursors {{Cursor 1} {860783236229 fs} 0}
configure wave -namecolwidth 237
configure wave -valuecolwidth 100
configure wave -justifyvalue left
configure wave -signalnamewidth 1
configure wave -snapdistance 10
configure wave -datasetprefix 0
configure wave -rowmargin 4
configure wave -childrowmargin 2
configure wave -gridoffset 0
configure wave -gridperiod 1
configure wave -griddelta 10
configure wave -timeline 0
configure wave -timelineunits us
update
WaveRestoreZoom {866859110170 fs} {1007007415255 fs}
